Forum Électro-Bidouilleur
Sections => Vos projets et Montages d'Électronique => Discussion démarrée par: Jean189269 le octobre 17, 2020, 11:22:52 am
-
Bonjour,
J'essaie de comprendre le schéma suivant. Je n'arrive pas à comprendre comment Q/ de la bascule du bas peut revenir à 1 étant donné que D est toujours égal à 1. Il suffit qu'il y ait un front montant de V2 et la sortie Q reste à 1 tout le temps.
Merci.
-
Bonjour,
Oui mais c'est sans compter les entrées set et reset qui elles sont asynchrones, c'est à dire qu'elles positionnent immédiatement la sortie Q sans qu'il soit besoin d'envoyer une impulsion sur l'entrée d'horloge.
Quand on envoie une impulsion positive sur V2 la sortie Q passe à 1 (car D=1), et immédiatement après passe à zero car la sortie Q/ connectée à l'entre reset/ fait une remise à zero de la sortie des 2 bascules.
En résumé :un front positif sur V1 met la bascule 1 à "1" et un front positif sur V2 met la bascule 1 à "0". La sortie de la bascule 2 elle est pratiquement toujours à 0, sauf un très court instant ( quelques dizaines nS) après un front montant sur V2.
Jean-Louis
-
Bonjour,
L'analyse de Jean Louis est la bonne, j'y ajouterais simplement que la durée de l'impulsion "furtive" de remise à zéro par Qbarre sur CLR (et vice versa) dépendra de la technologie des bascules, plus précisément du temps de propagation entre points concernés:
- pour de la HCMOS, 74HC74, tu as CLR --> Q: max 59 ns @ Vdd=4.5V
- pour la simple CMOS plus lente, CD4013, tu as Set to Qbarre or reset to Q: typ. 200nS, max 400 ns @ Vdd=5V.
Note la référence du boîtier et regarde sa datasheet.
Bonne journée.
Yffig