Forum Électro-Bidouilleur

Merci de vous connecter ou de vous inscrire.

Connexion avec identifiant, mot de passe et durée de la session
Recherche avancée  

Nouvelles:

Bienvenue au nouveau Forum Électro-Bidouilleur! Inscrivez-vous pour participer aux discussions! L'inscription est automatisée.

Auteur Sujet: FPGA  (Lu 360 fois)

papy37

  • Newbie
  • *
  • Messages: 12
    • Voir le profil
FPGA
« le: avril 02, 2019, 06:38:21 pm »

Bonsoir, Je n'arrivais pas à faire reconnaitre l'USB Blaster à mon Windows 10. Après une mise à jour de tous mes drivers même les plus improbables avec Driver Reviver l'USB Blaster a été reconnu (Led verte allumée). J'avais téléchargé Intel Quartus Prime chez ma fille car je n'ai pas de débit (100Ko). J'ai copié ces fichiers téléchargés sur mon second ordi. J'ai simplement chargé Akamaï chez Intel sur ce second ordi puis décompressé les fichiers et cela fonctionne très bien
IP archivée

Électro-Bidouilleur

  • Administrator
  • Hero Member
  • *****
  • Messages: 618
  • C'est moi le boss!
    • Voir le profil
    • Site Web Électro-Bidouilleur
Re : FPGA
« Réponse #1 le: avril 04, 2019, 12:13:00 pm »

Excellent! Maintenant le pire est devant vous!  ;)
IP archivée

papy37

  • Newbie
  • *
  • Messages: 12
    • Voir le profil
Re : FPGA
« Réponse #2 le: avril 05, 2019, 11:26:40 am »

Merci pour vos encouragements, avec vous et vos conseils c'est le meilleur qui est devant moi
IP archivée

Yffig

  • Jr. Member
  • **
  • Messages: 82
    • Voir le profil
Re : FPGA
« Réponse #3 le: avril 22, 2019, 09:18:56 am »

Bonjour,
Emballé par la série FPGA de Bertrand, je me suis lancé...:
Achat de la carte et du boitier USB Blaster chez le même fournisseur que lui, matos reçu en très bon état, installation Quartus Lite 18.1, installation du driver USB Blaster à partir du fichier situé dans Quartus, driver reconnu par Windows7 SP1 et par Quartus (USB-Blaster [USB-0], pilote Altera 2.12.0.0 du 26/08/14).
Je lance le 1er téléchargement (led_test.sof) => "Failed à 86% du chargement" mais la carte semble avoir bien reçu le code: les LEDs s'agitent. Je relance le download => "100% succesful".
J'essaie alors un autre .sof ==> plantage total de Windows (Blue Screen...1ère fois en 6 ans d'utilisation de Win7 et il en a vu passer des drivers...)
La fonction AutoDetect soit bloque Quartus, soit vautre Windows7.
Toute tentative de chargement d'un autre .sof après un premier download réussi se termine par un plantage complet.
Je réinstalle tout avec un nouveau téléchargement de Quartus... mêmes dégats !
La Led verte de mon USB Blaster ne s'allume que rarement alors que  la vidéo #2 de Bertrand à 5min51 montre la LED verte ON avant le chargement de la nouvelle config.

Avant de contacter le vendeur (dont l'anglais est plus qu'approximatif à en juger par le contenu de ses .doc), j'en appelle à la communauté déjà équipée avec ces 2 simples questions:
-Quel est le rôle de la Led verte et son état normal chez vous ?
-Que donne chez vous le bouton AutoDetect de la fenêtre Programmer ?

Merci d'avance
IP archivée

Yffig

  • Jr. Member
  • **
  • Messages: 82
    • Voir le profil
Re : FPGA
« Réponse #4 le: avril 30, 2019, 06:58:21 pm »

Bonjour,
Avançant dans la série FPGA, j'ai:
-d'abord testé uniquement le .sof de EB#274 Test_Affichage_FPGA_Verilog => OK
-je n'ai pas compilé le projet fourni par Bertrand afin de le garder tel quel
-j'ai donc créé mon Projet en y copiant et en renommant le fichier "source" Test_Affichage_FPGA_Verilog.v de Bertrand
-j'ai modifié la ligne module du .V avec le nom de mon fichier = nom du projet
-compilation et téléchargement => OK
A l'exécution.....les 2 chiffres s'affichent comme vus dans un miroir !!!
Ce n'est pas compliqué à corriger en modifiant les séquences de bits de la conversion BCD vers 7 segments:
 // Décodeur de BCD à affichage 7 segments, (0 allume le segment, 1 l'éteint), version corrigée: le Msb est le segment a, etc :
  case (BCD)
  0: dataout = 7'b0000001; 
  1: dataout = 7'b1001111;
  2: dataout = 7'b0010010; 
  3: dataout = 7'b0000110;
  4: dataout = 7'b1001100;
  5: dataout = 7'b0100100; 
  6: dataout = 7'b0100000;
  7: dataout = 7'b0001111;
  8: dataout = 7'b0000000;
  9: dataout = 7'b0000100; 
 endcase

Est ce une espièglerie de Bertrand pour voir si l'on suit ? ou bien un paramétrage du logiciel  (genre big indian ...) ?
L'assignation des pins des segments que j'ai faite me paraît correcte.
En tout cas, un GRAND BRAVO pour cette série passionnante !
Sinon, existe-t-il un ouvrage de référence recommandable pour ce langage Verilog HDL autre que HDL Chip Design (D.J.Smith) qui est sur le bureau du patron dans EB #274 ?

Yffig
IP archivée

Yffig

  • Jr. Member
  • **
  • Messages: 82
    • Voir le profil
Re : FPGA
« Réponse #5 le: avril 30, 2019, 07:23:48 pm »

ERRATUM !
Ah, l'idiot que je suis....!
Je n'avais pas vu l'affectation des broches dans le projet original de Bertrand
Effectivement j'ai affecté les broches en sens inverse.
J'autorise le Big Boss à détruire ce message et le précédent.
Yffig
IP archivée

papyblue

  • Full Member
  • ***
  • Messages: 124
    • Voir le profil
Re : FPGA
« Réponse #6 le: mai 01, 2019, 01:23:20 pm »

Bravo, vous avez maintenant la solution pour un affichage "tête haute" !
IP archivée