Forum Électro-Bidouilleur

Merci de vous connecter ou de vous inscrire.

Connexion avec identifiant, mot de passe et durée de la session
Recherche avancée  

Nouvelles:

Bienvenue au nouveau Forum Électro-Bidouilleur! Inscrivez-vous pour participer aux discussions! L'inscription est automatisée.

Auteur Sujet: Fréquencemètre fpga. Utilisation d'un GPS disciplined oscillator  (Lu 172 fois)

Yffig

  • Newbie
  • *
  • Messages: 25
    • Voir le profil
Re : Fréquencemètre fpga. Utilisation d'un GPS disciplined oscillator
« Réponse #15 le: mai 11, 2019, 07:58:36 pm »

Bonsoir,
Voici les résultats sous 3.3V.
J'ai mis plus d'infos de mesures sur les traces : A (bleue) est la sortie multi-portes avec temps de montée et de descente (20% à 80%)
B (rouge) est l'entrée (sur la 47 ohms) de la porte de conformation avec son offset et son amplitude crête à crête.
Si tu veux un peu plus que 2Vpp à l'entrée du FPGA (terminée sur 50 ohms) tu vois qu'il vaut mieux mettre 3 portes en //
De toutes façons, un 74HC14 en a 6... => tu n'en utiliseras que 4 et il est prudent de mettre les entrées des 2 inutilisées au 0v (ou à 3.3v).
Dans ton montage tu peux sans problème visualiser l'entrée et la sortie de la porte de conformation avec une sonde x10 sur ton scope pour vérifier que tu as bien un signal d'attaque pour les 3 portes en //, d'ailleurs le signal visualisé sur la sortie ressemble beaucoup à ce que tu nous a montré sur ton scope avec des dépassements.

A toi de jouer !

Yffig
IP archivée

Yffig

  • Newbie
  • *
  • Messages: 25
    • Voir le profil
Re : Fréquencemètre fpga. Utilisation d'un GPS disciplined oscillator
« Réponse #16 le: mai 11, 2019, 08:07:57 pm »

Précisions:

- la trace bleue est le signal qui se présentera à l'entrée du FPGA au bout du coaxial 50 ohms

- contrairement aux copies d'écran obtenues sous 5V, les rapports cycliques (Duty cycle) s'éloignent des 50% mais cela n'est dû qu'aux niveaux d'offset et d'amplitude présents à l'entrée sur la 47 ohms et cela n'a aucune importance puisqu'on utilise toujours le même type de front (montant ou déscendant) pour déclencher le FPGA.
IP archivée