Bonsoir,
Le bus I²C a subi qq variantes au cours du temps avec l'augmentation de sa vitesse de transfert. La recommandation de Bertrand concerne (je pense) plus particulièrement les versions "Haute Vitesse": Fm, Fm+ et UFm (éventuellement mixées avec la standard).
Pour savoir de quoi il en retourne, il vaut mieux s'adresser à NXP (anciennement Philips) qui est la source du standard industriel:
https://www.nxp.com/docs/en/user-guide/UM10204.pdfAu §5 (page 35 et +) sont décrites les différentes vitesses du bus, puis en page 37 avant dernier §, la possibilité (ie
option) de résistances série Rs sur les lignes SDA et SCL. Pas de valeurs précises ou de calculs ne sont donnés, Bertrand de son côté parle de "
bonnes pratiques" (doux euphémisme pour signifier qu'il vaut mieux en mettre sans que l'on sache trop pourquoi, ni comment les calculer...). La valeur qu'il prend est de 220 Ω... valeur suffisamment faible pour que les capacités grille source des MOS (et de câblage) n'influent pas trop sur le temps de montée/descente des signaux et suffisamment élevée pour que la mise en conflit de deux sorties (cas SDA) ne soit préjudiciable à l'un ou l'autre des boîtiers.
[EDIT 03/07]: page 58, § 7.3 NXP est plus loquace sur la valeur de ces Rs en prenant une valeur typique de 300 Ω et tu as aussi un graphe des valeurs max en fonction des résistances de Pull-up Rp et de la tension d'alim.(A titre personnel, je pratique (et je ne suis pas le seul...) la mise en // de 2 ou 3 portes CMOS type 74HC14 à 10 MHz sans aucun pb parce que je sais que les Rds-ON de ces boitiers sont de plusieurs 10-aines d'Ω, mais on peut préférer assurer surtout quand l'un de ces périphériques est soit cher soit difficile à remplacer !)
Bonne soirée
Yffig