Convertir un signal PWM en CC

[fsgraph]

L'idée est toute simple : le convertisseur 10 bits sait différentier 1024 valeurs donc il sait différentier deux valeurs (un niveau haut et un niveau bas).Si on prend le poids fort, il est bien à  0 pour un niveau logique bas et à  1 pour un niveau logique haut. Le signal pourra être lu à  une cadence qui dépend du convertisseur et de la charge CPU, l'idéal est une fréquence de lecture fixe sous interruption. Cette fréquence doit être choisie pour ne rater aucun bit du signal entrant. Le protocole peut être quelconque mais il vaut mieux choisir quelque chose de simple à  décoder. la trame peut par exemple est constituée d'un motif de synchro suivi des bits de données ( le motif de synchro ne doit pas pouvoir être fait avec une donnée particulière). J'avoue que ce n'est pas une solution "plug & play" , il y a peut-être des solutions de ce genre sur le net, je n'ai pas fait de recherches.
PB

Merci pour la réponse mais j'ai bien peur que le code me dépasse ...

Je vais tenter de voir les oscillations que donne le montage avec AOP avec un DSO ... Je n'ai pas d'oscillo mais vu la fréquence ça devrait le faire ...

V

FS

[papyblue]

Bonjour Fsgraph,

Pour illustrer ma suggestion de solution, j'ai réalisé le montage avec une carte ATtiny85 envoyant une information logique (sur 6 bits) et une carte Uno recevant cette information sur une entrée analogique. J'ai fait simple et rapide donc ce n'est pas optimisé au niveau vitesse, c'est juste pour montrer le principe.

PB

[fsgraph]

Hello,

Me revoilou ... Après être venu à  bout du Covid19 je vais bien venir à  bout ce CNA ...
Merci Papyblue pour le boulot je vais tenter de comprendre ...
Et faites gaffe à  vous car je peux vous dire que ce virus c'est du costaud et qu'il met sévèrement à  plat ... Si ce n'est les pieds devant ...
V

[papyblue]

Bonjour fsgraph,

Je te souhaite un bon rétablissement. Si tu as des questions sur la solution proposée ,n'hésites pas.

PB